Компьютерные шины: сущность, виды, назначение

• Содержание
• Введение
• 1. Внутренние шины
• 1.1 PCI express
• 1.1.1 PCI Express 1.0
• 1.1.2 PCI Express 2.0
• 1.1.3 PCI Express 3.0
• 1.2 HyperTransport
• 1.3 InfiniBand
• 2. Внешние шины
• 2.1 USB
• 2.1.1 USB 2.0
• 2.1.2 USB 3.0
• 2.2 IEEE 1394
• 2.3 SATA
• 2.3.1 SATA Revision 2.x
• 2.3.2 SATA Revision 3.x
• 2.3.3 eSATA
• 2.4 Serial Attached SCSI
• 2.4.1 SAS 2.0
• 2.4.2 Новые функции SAS 2.0
• Заключение
• Список информационных источников

1.1 PCI express

1.1.1 PCI Express 1.0

PCI Express -- компьютерная шина, использующая программную модель шины PCI и высокопроизводительный физический протокол, основанный на последовательной передаче данных.

Последовательная шина PCI Express, разработанная Intel и ее партнерами, призвана заменить параллельную шину PCI и ее расширенный и специализированный вариант AGP.

Для подключения устройства PCI Express используется двунаправленное последовательное соединение типа точка-точка, называемое lane; это резко отличается от PCI, в которой все устройства подключаются к общей 32-разрядной параллельной двунаправленной шине.

Соединение между двумя устройствами PCI Express называется link, и состоит из одного (называемого 1x) или нескольких (2x, 4x, 8x, 12x, 16x и 32x) соединений lane. Каждое устройство должно поддерживать соединение 1x.

На электрическом уровне каждое соединение использует низковольтную дифференциальную передачу сигнала (LVDS), приём и передача информации производится каждым устройством PCI Express по отдельным двум проводникам, таким образом, в простейшем случае, устройство подключается к коммутатору PCI Express всего лишь четырьмя проводниками.

Использование подобного подхода имеет следующие преимущества:

· карта PCI Express помещается и корректно работает в любом слоте той же или большей пропускной способности (например, карта x1 будет работать в слотах x4 и x16);

· слот большего физического размера может использовать не все lane'ы (например, к слоту 16x можно подвести линии передачи информации, соответствующие 1x или 8x, и всё это будет нормально функционировать; однако, при этом необходимо подключить все линии «питание» и «земля», необходимые для слота 16x).

В обоих случаях, на шине PCI Express будет использовать максимальное количество lane'ов доступных как для карты, так и для слота. Однако это не позволяет устройству работать в слоте, предназначенном для карт с меньшей пропускной способностью шины PCI Express (например, карта x4 физически не поместится в слот x1, несмотря на то, что она могла бы работать в слоте x4 с использованием только одного lane).

PCI Express пересылает всю управляющую информацию, включая прерывания, через те же линии, что используются для передачи данных. Последовательный протокол никогда не может быть заблокирован, таким образом задержки шины PCI Express вполне сравнимы с таковыми для шины PCI. Во всех высокоскоростных последовательных протоколах (например, GigabitEthernet), информация о синхронизации должна быть встроена в передаваемый сигнал. На физическом уровне, PCI Express использует ставший общепринятым метод кодирования 8B/10B (8 бит данных заменяются на 10 бит, передаваемых по каналу, таким образом 20% трафика является избыточными), который позволяет поднять помехозащищённость.

Шина PCI работает на частоте 33 или 66 МГц и обеспечивает пропускную способность 133 или 266 Мб/сек, но эта пропускная способность делится между всеми устройствами PCI. Частота, на которой работает шина PCI Express - 2.5 ГГц, что дает пропускную способность 2500 МГц / 10 * 8 = 250 * 8 Мбит/сек = 250 Мб/сек для каждого устройства PCI Express x1 в одном направлении. При наличии нескольких линий для вычисления пропускной способности величину 250 Мб/сек надо умножить на число линий и на 2, т.к. PCI Express является двунаправленной шиной (Табл.1).

Табл.1 таблица пропускной способности PCI.

Кроме того, шиной PCI Express поддерживается:

· горячая замена карт;

· гарантированная полоса пропускания (QoS);

· управление энергопотреблением;

· контроль целостности передаваемых данных.

1.1.2 PCI Express 2.0

Группа PCI-SIG выпустила спецификацию PCI Express 2.0 15 января 2007 года. Основные нововведения в PCI Express 2.0:

· Увеличенная пропускная способность -- спецификация PCI Express 2.0 определяет максимальную пропускную способность одного соединения lane как 5 Гбит/с. Внесены усовершенствования в протокол передачи между устройствами и программную модель.

· Динамическое управление скоростью -- для управления скоростью работы связи.

· Оповещение о пропускной способности -- для оповещения ПО (операционной системы, драйверов устройств и т.п.) об изменениях скорости и ширины шины.

· Расширения структуры возможностей -- расширение управляющих регистров для лучшего управления устройствами, слотами и интерконнектом.

· Службы управления доступом -- опциональные возможности управления транзакциями точка-точка.

1.1.3 PCI Express 3.0

PCI-SIG в середине августа 2010 года представила версию 0.9 спецификации PCI Express 3.0.

Для пользователей основное отличие между PCI Express 2.0 и PCI Express 3.0 будет заключаться в значительном увеличении максимальной пропускной способности. У PCI Express 2.0 сигнальная скорость передачи составляет 5 ГТ/с (гигатранзакций в секунду), то есть пропускная способность равняется 500 Мбайт/с для каждой линии. Таким образом, основной графический слот PCI Express 2.0, который обычно использует 16 линий, обеспечивает двунаправленную пропускную способность до 8 Гбайт/с.

У PCI Express 3.0 мы получим удвоение этих показателей. PCI Express 3.0 использует сигнальную скорость 8 ГТ/с, что даёт пропускную способность 1 Гбайт/с на линию. Таким образом, основной слот для видеокарты получит пропускную способность до 16 Гбайт/с.

На первый взгляд увеличение сигнальной скорости с 5 ГТ/с до 8 ГТ/с не кажется удвоением. Однако стандарт PCI Express 2.0 использует схему кодирования 8B/10B.

PCI Express 3.0 переходит на намного более эффективную схему кодирования 128B/130B, устраняя 20% избыточность. Поэтому 8 ГТ/с - это уже не "теоретическая" скорость; это фактическая скорость, сравнимая по производительности с сигнальной скоростью 10 ГТ/с, если бы использовался принцип кодирования 8b/10b.

1.2 HyperTransport

Шина HyperTransport (HT)-- это двунаправленная последовательно-параллельная компьютерная шина с высокой пропускной способностью и малыми задержками.

HyperTransport работает на частотах от 200 МГц до 3,2 ГГц (у шины PCI -- 33 и 66 МГц). Кроме того, она использует DDR, что означает, что данные посылаются как по переднему, так и по заднему фронтам сигнала синхронизации, что позволяет осуществлять до 5200 миллионов посылок в секунду при частоте сигнала синхронизации 2,6 ГГц; частота сигнала синхронизации настраивается автоматически.

Шина HyperTransport основана на передаче пакетов. Каждый пакет состоит из 32-разрядных слов, вне зависимости от физической ширины шины (количества информационных линий). Первое слово в пакете -- всегда управляющее слово. Если пакет содержит адрес, то последние 8 бит управляющего слова сцеплены со следующим 32-битным словом, в результате образуя 40-битный адрес. Шина поддерживает 64-разрядную адресацию -- в этом случае пакет начинается со специального 32 разрядного управляющего слова, указывающего на 64 разрядную адресацию, и содержащего разряды адреса с 40 по 63 (разряды адреса нумеруются начиная с 0). Остальные 32-битные слова пакета содержат непосредственно передаваемые данные. Данные всегда передаются 32-битными словами, вне зависимости от их реальной длины (например, в ответ на запрос на чтение одного байта по шине будет передан пакет, содержащий 32 бита данных и флагом-признаком того, что значимыми из этих 32 бит являются только 8).

Пакеты HyperTransport передаются по шине последовательно. Увеличение пропускной способности влечёт за собой увеличение ширины шины. HyperTransport может использоваться для передачи служебных сообщений системы, для передачи прерываний, для конфигурирования устройств, подключённых к шине и для передачи данных.

Шина HyperTransport нашла широкое применение в качестве процессорной шины. Она имеет оригинальную топологию (Рис.1) на основе линков, тоннелей, цепей и мостов, что позволяет этой архитектуре легко масштабироваться. HyperTransport призвана упростить внутрисистемные сообщения посредством замены существующего физического уровня передачи существующих шин и мостов, а также снизить количество узких мест и задержек. При всех этих достоинствах HyperTransport характеризуется также малым числом выводов (low pin counts) и низкой стоимостью внедрения. HyperTransport поддерживает автоматическое определение ширины шины, допуская ширину от 2 до 32 бит в каждом направлении (Таблица 2), кроме того, она позволяет передавать асимметричные потоки данных к периферийным устройствам и от них.

Рисунок 1. Топология шины HyperTransport.

HyperTransport v3 применяется в таких процессорах как: новое поколение AMD K8 и все K10, Turion 64 X2/Phenom/Phenom II.

Табл.2 Версии HyperTransport.

1.3 InfiniBand